本文共604字
台積電（2330）3奈米逐步放量之際，內部先前訂定下世代2奈米製程於2025年量產的目標，近期並與全球電子設計自動化（EDA）龍頭新思科技、EDA三哥西門子合作，衝刺2奈米晶片設計創新流程，為後續量產儲備充足能量，穩固全球晶圓代工龍頭寶座。
新思科技昨（12）日宣布，其數位與客製化／類比設計流程已通過台積電2奈米製程技術認證，將加速更高品質的先進製程節點系統單晶片（SoC）交付時程。
新思科技與台積電合作，利用經認證的數位與類比設計流程，將可加速2奈米先進系統單晶片設計創新，此設計流程在台積電2奈米製程多次成功達成測試晶片實際投片，開發中廣泛的IP產品組合，將加速上市時程。
台積電設計建構管理處負責人Dan Kochpatcharin表示，為先進系統單晶片設計提供高水準的結果品質與更快的上市時程，是台積公司與新思科技長期合作的指標。
他強調，台積電與包括新思科技在內的設計生態系統合作夥伴密切合作，為客戶提供基於台積電最先進製程技術的全方位的一流設計方案，為雙方共同的客戶提供明顯的優勢，滿足高性能應用晶片的需求；同時藉由已通過驗證的方法，可將設計從一個節點快速遷移到另一個節點。
另一方面，台積電設計生態系夥伴西門子數位化工業軟體也更新和台積2奈米製程進展。西門子表示，用於積體電路驗證的CalibrenmPlatform工具已成功獲得台積電2奈米製程認證，可為早期採用台積電2奈米製程的廠商提供全面支援。
※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結；未經授權，請勿複製轉貼文章內容
留言