經濟日報 App
  • 會員中心
  • 訂閱管理
  • 常見問題
  • 登出
notice-title img

活動即將結束!
快來簽好簽滿領好康!
寒舍艾美自助餐券、CITY CAFE 等著你!


限時活動最後倒數

不再通知

台積電2023年 OIP 生態系統論壇宣布成果 AMD等力挺

本文共1972字

經濟日報 記者尹慧中/台北即時報導

台積電(2330)今(28)日(美國當地時間 27 日)於 2023 年北美OIP開放創新平台生態系統論壇上宣布突破性成果:推出嶄新的 3Dblox 2.0 開放標準,並展示台積開放創新平台(OIP) 3DFabric 聯盟的重要成果。超微(AMD)與相關夥伴並力挺。

台積電說明,3Dblox 2.0 具備三維積體電路(3D IC)早期設計的能力,旨在 顯著提高設計效率,而 3DFabric 聯盟則持續促進記憶體、基板、測試、製造及封裝的整合。 台積持續推動 3D IC 技術的創新,讓每個客戶都能夠更容易取得其完備的 3D 矽堆疊與先進封裝技術。

台積科技院士/設計暨技術平台副總經理魯立忠表示:「隨著產業轉趨擁抱 3D IC 及系 統級創新,完整產業合作模式的需求比我們 15 年前推出 OIP 時更顯得重要。由於我們與 OIP 生態系統夥伴的合作持續蓬勃發展,客戶能夠利用台積公司領先的製程及 3DFabric 技 術來達到全新的效能和能源效率水準,支援新世代的人工智慧(AI)、高效能運算(HPC)、 以及行動應用產品。」

超微半導體公司(AMD)技術及產品工程資深副總裁 Mark Fuselier 表示:「我們與台積公 司在先進 3D 封裝技術上一直保持密切的合作,這使得 AMD 的新世代 MI300 加速器能夠 提供業界領先的效能、記憶體面積與頻寬,支援 AI 及超級運算的工作負載。台積公司與其 3DFabric 聯盟夥伴共同開發了完備的 3Dblox 生態系統,協助 AMD 加速 3D 小晶片產品組合的上市時間。」

台積電說明,3Dblox 開放標準於去年推出,旨在為半導體產業簡化 3D IC 設計解決方案,並將其模組化。 在規模最大的生態系統的支援下,3Dblox 已成為未來 3D IC 發展的關鍵設計驅動力。

此次推出的全新 3Dblox 2.0 能夠探索不同的 3D 架構,塑造創新的早期設計解決方案,提 供功耗及熱的可行性分析研究。這一業界創舉令設計人員能夠首次在完整的環境中將電源域規範與 3D 物理結構放在一起,並進行整個 3D 系統的電源和熱模擬。此外,3Dblox 2.0 支援小晶片設計的再利用,例如小晶片映射(chiplet mirroring),以進一步提高設計的生產 力。

3Dblox 2.0 已取得主要電子設計自動化(EDA)合作夥伴的支援,開發出完全支援所有台積公司 3DFabric 產品的設計解決方案。這些完備的設計解決方案為設計人員提供了關鍵洞 察力,得以及早做出設計決策,加快從架構到最終實作的設計周轉時間。

此外,台積電提到,成立了 3Dblox 委員會,作為獨立的標準組織,其目標在於建立業界規範, 能夠使用任何供應商的小晶片進行系統設計。該委員會與 Ansys、Cadence、西門子及新思 科技等主要成員合作,設有 10 個不同主題的技術小組,提出強化規範的建議,並維持 EDA 工具的互通性。目前設計人員得以從 3dblox.org 網站下載最新的 3Dblox 規範,並獲取更多 有關 3Dblox 及 EDA 夥伴工具實作的資訊。

在3DFabric 聯盟夥伴方面,台積電也更新記憶體、載板與測試夥伴合作進展。台積電指出,公司首創半導體業界的 3DFabric 聯盟,該聯盟在過去一年中大幅成長,致力為客戶提供半導體設計、記憶體模組、載板技術、測試、製造及封裝的全面性解決方案與服務。目前台積公司在業界與21 個3DFabric 聯盟夥伴共同攜手合作並釋放創新。

記憶體合作方面,生成式 AI 及大型語言模型相關應用需要更多的 SRAM 記憶體與更高的 DRAM 記憶體頻寬。為了滿足此要求,台積電與美光、三星記憶體及 SK 海力士等主要 記憶體夥伴密切合作,驅動高頻寬記憶體HBM3 與 HBM3e 的快速成長,藉由提供更多的 記憶體容量來促進生成式 AI 系統的發展。

載板方面,台積電提到,已成功與載板夥伴揖斐電及欣興電子合作,定義了基板設計技術檔, 以促進基板自動佈線,進而顯著提高效率與生產力。台積公司、載板及 EDA 夥伴展開三方 合作,透過自動基板佈線實現提升 10 倍生產力的目標。此項合作亦包括可製造性設計(DFM) 的強化規則,以減少載板設計中的應力熱點。

測試合作方面,台積電提到,與自動測試設備(ATE)夥伴 Advantest 與 Teradyne 合作,解決各種 3D 測試的挑戰,減少良率損失,並提高小晶片測試的功耗傳輸效率。為了展示透過功能介 面來測試 3D 堆疊之間的高速連結,台積電、新思科技與 ATE 夥伴合作開發測試晶片, 以達成將測試生產力提高 10 倍的目標。台積電亦與所有可測性設計(DFT)EDA 夥伴合作,以確保有效及高效的介面測試。

※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結;未經授權,請勿複製轉貼文章內容

延伸閱讀

上一篇
台積電設廠熱潮帶動 一銀評估在熊本設點
下一篇
股王威風 世芯去年賺4.5個股本 擬配息22.71元

相關

熱門

看更多

看更多

留言

完成

成功收藏,前往會員中心查看!