台積電2奈米最強黑科技 「晶背供電」是什麼？

這回台積電法說會中，總裁魏哲家提到二奈米的開發進度，並簡單提到「晶背供電」技術，這個外界還不熟悉的神秘黑科技，就讓我們一探究竟！

本周四出刊的《先探投資週刊》2271期就來幫大家解密這個讓二奈米晶片更具效能的技術，讓投資朋友在這個時候就先搞懂未來兩年必懂的新題材，同時也能超前部署下一個台積電祕密武器的相關供應鏈，直接贏在起跑點之前。

晶圓代工龍頭廠台積電在十九日法說會上除了提及3奈米製程進度外，總裁魏哲家也透露觀察到2奈米在高速運算和智慧手機相關應用方面獲得客戶興趣和參與，與3奈米在同一階段時不相上下、甚至更高。

而台積電預計2奈米將如期於2025年量產，且表示2奈米推出時，將是業界最先進的半導體技術；而適用於HPC的二奈米「背面電軌」（backside power rail）解決方案則預定2025年下半年推出、2026年量產。

台積電Ｎ２Ｐ將導入晶背供電

事實上，自2022年以來，台積電就多次發表2奈米晶片製程的研發進度；在今年的技術研討會上，台積電也表示Ｎ２Ｐ製程技術將通過晶背供電網路（BackSide Power Delivery Network; BSPDN）減少IR壓降和改善信號，將性能提高十到十二％，並將邏輯面積減少十到十五％。

當前隨著電晶體逼近單奈米尺度，甚至比新冠病毒顆粒（約一二○奈米）還小，如何製作出更迷你、效能更高、能夠短時間量產的下一代元件，是半導體產業近年來一大棘手問題。

也因此，晶片製造競爭持續白熱化，台積電、英特爾、三星等晶片製造巨頭都在爭相展示3奈米、2奈米等先進工藝的技術突破，包括GAA（閘極全環電晶體）、High-NA（高數值孔徑）、先進封裝等一系列的創新技術，都是為了替摩爾定律續命。

而與EUV光刻機類似，晶背供電技術被視為繼續開發更精細工藝節點的關鍵技術，預期將成為晶片廠又一個新的競爭戰場。晶背供電技術的出現，為晶片製造帶來了一些全新的製程步驟。

改變新一代邏輯晶片規則

所謂晶背供電網路，顧名思義，就是把整個配電網路都移到晶圓背面，能對標準單元進行直接供電，不僅導線更寬、電阻更低，而且電子還不需要層層穿越後段製程的元件堆疊，如此一來，緩解了IR壓降的問題，大幅改善晶片性能，同時，也因分離邏輯IC的電源供應網路與訊號線，進而減緩了後段製程布線壅塞的問題，而且還能透過設計技術協同優化（ＤＴＣＯ），在標準單元實現更有效率的導線設計，進而協助縮小邏輯標準單元的尺寸，還有望實現像是邏輯與記憶體堆疊等３Ｄ系統單晶片的設計。

此外，也因為將電源分配到背面，使下面的金屬層將形成一個更寬松的間距，這意味著可以減少EUV的光刻次數，進而降低成本。

本文完整報導、發燒個股動態，以及更多第一手台股投資訊息，請見先探投資週刊2271期。