彎道超車台積電？英特爾一年前還拒用EUV 如今能否靠兩大黑科技達陣

經濟VIP文章限時開放

三年前，英特爾喊出要大舉進軍晶圓代工產業，震撼市場。然而，英特爾這一路來顯然沒有及時抓到台積電成功的「祕訣」之一，因為執行長基辛格在4月初的一場投資人會議上透露，英特爾甚至在一年多前，還反對使用ASML的極紫外光（EUV）微影設備。

台積電是在2019年宣布，在7奈米製程首度導入EUV微影技術，此舉一路為6奈米、5奈米、3奈米等更先進的製程奠定了良好的基礎；三星也同樣在7奈米製程就導入了EUV技術，甚至還有消息傳出，三星電子董事長李在鎔在出獄後就飛往荷蘭，親自拜訪ASML公司，除了要搶EUV機台，更要求ASML獨家供應更先進的設備。

英特爾採用EUV 比台積電晚了四年

相較下，根據荷蘭科技媒體Bits&Chips的一篇分析報導，英特爾直到2023年的9月才開始採用EUV設備進行量產，大約比三星和台積電晚了四年。

在今年4月2日，基辛格透露晶片代工業務受到決策錯誤的拖累，包括一年前反對使用荷蘭艾司摩爾（ASML）的EUV設備，而這樣的錯誤導致英特爾已經把30%的晶圓外包給台積電等外部合約業者生產。英特爾另外在一段宣傳影片中，把其晶圓代工事業的欠缺獲利能力歸咎於受到「過往決定拖累」。

基辛格說，英特爾現在已經改用EUV微影設備，隨著舊機器被逐步淘汰，EUV設備將滿足愈來愈多的生產需求。他指出，在採用EUV之後，「我們看到我們現在在價格、性能和重返領導地位方面都很有競爭力」。他說，相較下，在還沒採用EUV的時代，「我們承擔了大量成本，缺乏競爭力」。

英特爾已率先搶到更先進的EUV—高數值孔徑極紫外光

事實顯示，英特爾在「知錯」後，已卯起勁與台積電、三星等同業爭搶EUV機台。在去年12月，ASML於社群平台X貼出照片，表示開始將第一套最新半導體先進製程設備「高數值孔徑極紫外光」（High-NA EUV）系統的主要部分出貨給英特爾。

當時彭博報導，這套設備目的地是英特爾位於美國奧勒岡州的D1X廠，而英特爾執行長基辛格已承諾，要最先拿到這款機器，展現英特爾重新投入製造技術第一線的雄心。據報導，英特爾將獲得這種設備首十台中的六台。至於台積電，則也預告會在2024年取得高數值孔徑EUV設備。

基辛格在4月初的投資人會議上表示：「在我們度過不擁抱EUV和Intel 7的挫折的期間，使得產業（其他業者）迎頭趕上。但EUV的成本和複雜性導致整個產業的曲線趨於平坦」，「我們現在已突破EUV的壁壘，並轉向高數值孔徑EUV。重要的是，我們將經濟情勢重新納入摩爾定律……EUV的採用是這十年的障礙，而AI正推動運算需求爆炸性成長。物理學正在推動密度和封裝的發展，使更多的小晶片更加緊密地結合在一起，並以 3D的方式進行封裝。系統正在成為一個晶片，而當我們到達這種EUV過度的另一端時…英特爾在產業中是有高度價值地位的。」

觀察兩大發展：18A製程、率先採用高數值孔徑EUV的14A製程

究竟英特爾能不能達到目標在2030年超越三星、躍居第二大晶圓代工廠，並在接下來推動讓晶圓製程技術「彎道超車」台積電？接下來要觀察兩大發展。第一是英特爾18A製程的量產是否大為成功，第二則是能否利用高數值孔徑EUV抓住製程先機並順利搶客。

首先，Intel 18A製程是英特爾在2021年制訂「四年內推進五個製程節點」計畫的最終步驟。Intel 18A並非是使用高數值孔徑EUV，因為這項製程現在就要進入試產、年底前進入量產，但高數值孔徑EUV設備要等到今年稍後才會出貨。基辛格先前就曾透露，風險控管也是重要一環，因此延後了下一代微影技術的應用。

英特爾18A在2025年領先台積電與三星的技術優勢：晶片背部供電技術

儘管不會採用高數值孔徑EUV投入18A製程，但基辛格向巴隆周刊透露，他相信英特爾的18A製程節點會比台積電N2節點（2奈米製程技術）「超前一點」。Bits&Chips分析，18A將引進一大創新「晶片背部供電技術」（backside power delivery），而台積電打算在2025年下半年生產2奈米晶片，但在2026年前將不會開始提供晶背供電技術。

知名美國半導體科技部落格《SemiWiki》作者南尼（Daniel Nenni）指出，這代表英特爾將成為第一家提供晶背供電技術的晶圓代工業者，這對於尋求高性能、高能源效率晶片的客戶來說意義重大，也會成為英特爾在2025年勝過台積電和三星的優勢。

「晶背供電技術」主要是要降低功率損失的情況。英特爾採用的背面供電技術稱為PowerVia。傳統上，用來為晶片供電的細導線是位於晶片所有層的頂部，但隨著晶片技術變得先進，這種方式達到極限，提供電力的電線最終會與連接元件的導線互相干擾，導致浪費電力的混亂並導致效能降低。

PowerVia將電源的互相連結移到晶片背面，消除上述衝突。英特爾表示，這項變革使時脈速度（Clock Speed）提高6%，這代表效能更高。

PowerVia實際上會先用在英特爾20A製程，後者用於英特爾今年稍後將推出的Arrow Lake PC晶片，18A接著會改善20A的製程，並在2025年提供給晶圓代工客戶。南尼說，這代表英特爾在引進晶背供電技術方面將比台積電領先一年左右，這使得英特爾18A製程在明年提高產量時具有關鍵優勢，會比台積電預料將在其N2P製程節點中引進這項技術，到2026年某個時候才會推出搶先一步。

不過，18A能否大為成功，外界也並非沒有疑慮。台積電總裁魏哲家就曾表示，台積電的3奈米效能就比英特爾Intel 18A要好。另外，在一場研討會上，TechInsights分享台積電、英特爾、三星先進製程比較，也指出從電晶體密度看，不論台積電3奈米N3製程或強化版N3E，電晶體密度283MTx/mm²（每平方公釐百萬電晶體）及273MTx/mm² 都高過英特爾Intel 18A的195MTx/mm²。

採用高數值孔徑EUV帶來高成本疑慮

第二，則是觀察英特爾的第二張王牌，也就是能否順利靠「高數值孔徑EUV」來重新奪回半導體產業技術的領先地位。英特爾已宣布要在2027年前開發出下世代「Intel 14A」製程，雖然英特爾並未直接定義Intel 14A是多少製程技術節點，外界大多評估就是進入1.4奈米製程世代。屆時，14A將成為半導體業界第一個利用高數值孔徑EUV來製造的製程技術。

使用高數值孔徑EUV將讓業者避免EUV雙重圖案化，藉此改善設計自由度、降低製程複雜性並提高良率。要得到這些優勢，必須交換的代價是曝光面積減半，這使得製造大尺寸的晶粒（large die）變得複雜。

Bits&Chips報導，然而有報導指出，台積電目前還沒有全然相信高數值孔徑EUV的好處。半導體研究機構SemiAnalysis也在2023年底發表一篇報告，對高數值孔徑EUV的成本效益提出了質疑。

SemiAnalysis的報告指出：「我們的微影模型顯示，儘管降低複雜性，但在包括1.4奈米/14A在內的技術節點上，利用高數值孔徑EUV單一圖案化的成本，遠高於利用現有低數值孔徑機台進行雙重圖案化。此外，多重圖案化低數值孔徑EUV會比高數值孔徑能辦到更精細的間距特徵。」

這也令人好奇，英特爾是否會為了急於超車台積電，犧牲成本、急躁採用高數值孔徑EUV？或是將能利用高數值孔徑EUV來取得競爭優勢，以便在先前抗拒採用EUV而大大落後之後扳回一城？這會是未來幾年眾所聚焦的一場技術戰役。