經濟日報 App
  • 會員中心
  • 訂閱管理
  • 常見問題
  • 登出

衝 AI、HPC 商機 聯發科推共封裝光學 ASIC 設計平台

本文共458字

經濟日報 記者蘇嘉維/台北即時報導

聯發科(2454)20日在2024 年光纖通訊大會(OFC 2024)大會前夕宣布推出新世代客製化晶片(ASIC)設計平台,提供異質整合高速電子與光學訊號的傳輸介面(I/O)解決方案,以聯發科技的共封裝技術,整合自主研發的高速SerDes處理電子訊號傳輸搭配處理光學訊號傳輸的Ranovus Odin光學引擎。

聯發科技展示的異質整合共封裝光學元件(Co-Package Optics,即CPO)採用112Gbps長距離SerDes(112G LR SerDes)和光學模組,較目前市面上其他方案可進一步縮減電路板面積、降低裝置成本、增加頻寬密度,並降低系統功耗達50%之多。此外, Ranovus公司的Odin®光學引擎提供內建及外接的雷射光學模組,以因應不同的應用情境。

聯發科表示,憑藉在3奈米先進製程、2.5D/3D先進封裝技術的能力再加上在散熱管理產品可靠性,以及光學領域的豐富經驗,聯發科技新世代客製化晶片設計平台能提供客戶在高效能運算(HPC)、人工智慧(AI)、機器學習(ML)和資料中心網路的最新技術。

※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結;未經授權,請勿複製轉貼文章內容

延伸閱讀

上一篇
環境部將召開第3次碳費費率審議會 工總會前先提關切
下一篇
華研配息6元 殖利率5.9%

相關

熱門

看更多

看更多

留言

完成

成功收藏,前往會員中心查看!