本文共691字
台積電（2330）於美國時間24日舉行的北美技術論壇上，釋出最受矚目的矽光子整合技術進展，強調正在研發緊湊型通用光子引擎（COUPE）技術，同時首度揭露預計2025年完成支援小型插拔式連接器的COUPE驗證，並於2026年整合CoWoS封裝成為共同封裝光學元件（CPO），將光連結直接導入封裝中。
CPO被譽為突破摩爾定律、打造先進光通訊晶片的關鍵技術，為當下半導體業一大顯學，全球主要大廠都積極投入。CPO將光引擎模組和交換器晶片整合在一起，讓AI、高效能運算（HPC）實現高速數據傳輸和低能耗，隨著台積電釋出最新相關技術藍圖，是半導體產業界一大突破。
台積電也在北美技術論壇上，揭示其先進封裝及三維積體電路（3D IC）技術等技術，強調領先的半導體技術驅動下一世代AI創新。
談到備受矚目的矽光子整合技術，台積電表示，正在研發COUPE技術，以支援AI熱潮帶來的數據傳輸爆炸性成長。至於矽光子整合技術，台積電指出，COUPE使用自家SoIC-X晶片堆疊技術，將電子裸晶堆疊在光子裸晶之上，相較於傳統堆疊方式，能為裸晶對裸晶介面提供最低電阻及更高的能源效率。
台積電預計於2025年時，可完成支援小型插拔式連接器的COUPE驗證，接著於2026年整合CoWoS封裝成為CPO，將光連結直接導入封裝中。
台積電強調，其CoWoS是AI革命的關鍵推動技術，客戶很希望能進一步發展CoWoS，讓CoWos與更多邏輯IC、記憶體整合在一起。
其系統整合晶片（SoIC）已成為3D晶片堆疊的領先解決方案，客戶愈來愈趨向於採用CoWoS搭配SoIC及其他元件的做法，以實現最終的系統級封裝（SiP）整合。
※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結；未經授權，請勿複製轉貼文章內容
留言