本文共698字
記憶體封測大廠力成（6239）今（24）日舉行法說會，董事長蔡篤恭、執行長謝永達揭露集團最新的技術進展，包括將量產高性能大尺寸 FCBGA，以及尋求與晶圓厰結盟，開發細線寬、細矽通孔（TSV）直徑的 SI interposer（中介層），結合已有的先進封裝堆疊技術，提供客戶除了 CoWoS 的另外一種選擇。
蔡篤恭表示，公司將量產高性能大尺寸 FCBGA，以及 TSV 連結的 CIS CSP 不管是否有附光學玻璃鏡片，均可以開始量產，預期力成會是在專業封測代工（OSAT）中，運用CIS利用 TSV 作為連結的技術是最領先的。
另外，已投資晶圓廠使用的 CMP 製程，在2024年中，會使力成將具有記憶體 Via middle 晶圓 Via reveal 的能力，結合原本 HBM 堆疊技術 ，成為少數 OSAT 具備 HBM Via middle 封裝能力的公司。
蔡篤恭強調，集團多年來開發的大面板尺寸 FO Chip first, Chip last, Chip middle 等先進2.5D/3D封裝，效益展現，將開始迎接新應用的到來。
最後，力成開始尋求與晶圓厰結盟開發細線寬、細矽通孔（TSV）直徑的 SI interposer（中介層），結合已有的先進封裝堆疊技術，提供客戶除了 CoWoS 的另外一種選擇。
執行長則說，力成用於人工智慧、伺服器、電動汽車等的電源模組／電源塔也將小量生產、及量產，時間分別將在明年首季和第2季。
執行長進一步說，關於 APU 使用的 HB POP-b，會在本季小量生產，明年首季量產，小晶片大尺寸採用 FCBGA 解決方案，則會在2024年第1季小量生產。
※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結；未經授權，請勿複製轉貼文章內容
留言