聯發科攜伴搶進利基領域 攻異質整合共同封裝光學元件

聯發科（2454）搶進當紅的異質整合共同封裝光學元件（CPO）領域，昨（20）日宣布攜手光通訊廠Ranovus推出CPO客製化晶片（ASIC）設計平台，具低成本、高頻寬密度、低功耗等優勢，擴大搶食當紅的AI、機器學習（ML）和高速運算（HPC）市場。

2024年光纖通訊大會（OFC 2024）大會前夕，聯發科搶先宣布推出新世代客製化晶片設計平台，提供異質整合高速電子與光學訊號的傳輸介面（I／O）解決方案。

法人指出，CPO技術在AI世代扮演關鍵角色，聯發科在相關領域發力，有望成為繼手機晶片業務之後，挹注營運的新動能。

聯發科指出，共封裝技術將整合自主研發的高速SerDes處理電子訊號傳輸，搭配處理光學訊號傳輸的Ranovus Odin光學引擎，利用可拆卸插槽配置八組800Gbps電子訊號鏈路，以及八組800Gbps光學訊號鏈路。

聯發科指出，本次展示的CPO採用112Gbps長距離SerDes（112G LR SerDes）和光學模組，較目前市面上其他方案可進一步縮減電路板面積、降低裝置成本、增加頻寬密度，並降低系統功耗50％。此外，Ranovus公司的Odin光學引擎提供內建及外接的雷射光學模組，以因應不同的應用情境。

聯發科強調，本次推出的ASIC設計平台涵蓋從設計到生產過程所需，完整解決方案提供業界最新技術，如MLink，UCIe的裸晶對裸晶介面（Die-to-Die Interface）、InFO，CoWoS，Hybrid CoWoS等先進封裝技術、PCIe高速傳輸介面、熱力學與機構設計整合等。

聯發科指出，該公司在3奈米先進製程、2.5D／3D先進封裝技術的能力，加上在散熱管理的產品可靠性，以及光學領域的豐富經驗，讓新世代客製化晶片設計平台能提供客戶在高速運算、AI、機器學習和資料中心網路等終端應用最新技術。

聯發科資深副總經理游人傑表示，生成式AI的崛起，不僅帶動記憶體頻寬和容量提升的需求，對傳輸介面的密度和速度的需求也急遽增加。掌握最新的光電介面整合技術，讓聯發科能為資料中心提供最先進、最有彈性的客製化晶片解決方案。

業界人士分析，未來光通訊世代進入800G傳輸速度後，由於材料物理限制，必須改用光訊號取代電子訊號，才能達到資料量高速傳輸，使得具備光轉電功能的CPO需求將開始崛起，成為半導體廠搶攻的新焦點之一。