智威科技推出超薄雙面電極MLPC 瞄準AI/HPC嵌入式電源完整性需求

隨著人工智慧（AI）、高性能運算（HPC）、GPU及各類AI加速器持續邁向更高運算密度、更大暫態電流與更低核心工作電壓，供電網路（Power Delivery Network，PDN）所面臨的電源完整性挑戰日益嚴峻。針對處理器負載快速變化所造成的電壓瞬降、電源雜訊與瞬態波動，智威科技正開發面向內埋式應用的超薄型多層導電高分子鋁電解電容（MLPC），希望通過薄型化、低ESR、雙面端電極及低應力封裝等設計，智威科技推動電容由傳統表面元件進一步發展為AI/HPC平臺的嵌入式電源完整性解決方案。

智威科技董事長鍾宇鵬表示，在高性能處理器大量運算單元同步切換的情況下，負載電流可能在極短時間內大幅增加，電壓調節模組（VRM）無法立即供應全部新增電流，必須由靠近負載的去耦電容先行支撐。若電容距離處理器過遠，即使名義容量充足，電流仍需經過焊盤、走線、通孔、Power/Ground Plane及封裝互連，寄生電阻與寄生電感仍可能限制瞬態回應。因此，AI電源架構真正需要解決的，不只是增加電容量，更是讓足夠大的有效容量，以足夠低的阻抗配置在足夠靠近負載的位置。

傳統AI GPU及高功率ASIC的供電設計，通常通過大量多層陶瓷電容（MLCC）與聚合物電容，覆蓋不同頻率範圍的去耦需求。較遠端的大容量聚合物電容負責低頻能量儲存，靠近GPU的電容承擔中低頻瞬態電流，最接近晶片或封裝電源端的低ESL MLCC則負責高頻及超高頻雜訊。然而，隨著系統可用面積縮小，表面元件數量、元件高度、走線、散熱空間及封裝互連之間的競爭越來越明顯，單純增加表面貼裝電容數量，已難以持續帶來等比例的性能改善。

智威科技此次開發的超薄MLPC，以“Design for Embedding”為核心，從產品設計階段即同步考慮厚度、容量、ESR、端電極結構、封裝材料及內埋製造要求。現階段產品平臺包括7343及3528兩種尺寸。其中，7343封裝外形約為7.3×4.3毫米，目標厚度為0.6至0.8毫米，容量可依芯子層數與堆疊方式，由約140微法向220微法發展，ESR主要開發目標為4.5至6毫歐，定位為高容量局部去耦產品。3528封裝外形約為3.5×2.8毫米，厚度目標同樣為0.6至0.8毫米，容量約50微法，重點則在於小型化及分散式內埋去耦應用。

智威科技總經理特助陳恩明指出，0.6毫米與0.8毫米可分別對應不同的工程取向。0.6毫米產品可服務於Z高度極度受限的內埋空間；0.8毫米產品則有機會通過增加芯子堆疊層數，換取更高容量或更低ESR，形成高性能系列。對於PDN而言，產品最佳化目標並非一味追求最薄，而是在可接受厚度內提供更高的電源傳輸能力。若增加約0.2毫米厚度，能夠讓容量由約140微法提升至200微法以上，同時維持5毫歐級ESR，其系統價值可能高於單純追求極限薄型化。

雙面端電極是智威科技超薄MLPC的重要結構特色。傳統表面貼裝聚合物鋁電容主要通過底部電極與PCB表面焊盤連接；當元件移入PCB或載板內部後，如果仍需從側端拉出銅箔，再經由通孔連接Power/Ground Layer，內埋元件原本可能帶來的電氣優勢便可能受到限制。雙面端電極則讓元件頂部與底部均具備電氣連接條件，頂面可通過Microvia連接上方Power Layer，底面則連接下方Ground Layer，使電流能夠沿Z方向形成較短的垂直路徑。

鍾宇鵬表示，雙面電極的價值並不只是“多一個連接面”，而是讓電容結構能夠參與三維電源網路設計。當MLPC直接配置在Power與Ground層之間，並通過頂部及底部端電極建立短距離連接時，設計者可同時優化元件位置、導體平面及供電路徑，降低由元件、端電極、Via、Plane與封裝共同構成的總回路電感。

在應用架構方面，智威科技強調，超薄MLPC並非用於全面取代MLCC，而是與低ESL高頻MLCC形成混合式去耦架構。未來系統可由“表面Bulk電容加大規模MLCC陣列”，逐步演進為“表面Bulk電容加內埋MLPC加高頻MLCC”。其中，內埋MLPC負責較大的局部有效容量及中低頻瞬態支援，高頻MLCC則繼續發揮高頻及超高頻去耦優勢。通過把部分大容量去耦功能由PCB表面移入基板內部，系統有機會減少部分大容量MLCC數量，釋放GPU周邊表面空間，同時縮短電流回路並提升電源傳輸密度。

這種策略的重點不是建立固定的“一顆MLPC替代幾顆MLCC”關係，而是通過PDN模擬與實際測試，尋找“Embedded MLPC加Reduced MLCC”的最佳組合。不同MLCC在容量、封裝、直流偏壓特性、ESR、ESL及放置位置等方面均存在差異，因此實際替代數量必須依據目標阻抗、Voltage Droop及Load Transient等系統指標進行驗證。智威科技認為，薄型MLPC更適合承擔Bulk與中頻去耦之間的區域，而最靠近處理器的高頻MLCC仍應保留，從而實現不同電容在頻率與空間上的合理分工。

7343與3528產品也分別對應集中式與分散式兩種PDN策略。7343具備約140至220微法容量，可用於GPU或AI ASIC局部電源區域，提供較大的儲能與局部去耦能力；3528約50微法，適合分散配置於不同Power Rail或負載熱點附近。以四顆50微法產品為例，其標稱總容量約200微法，但分散佈局的價值並不等同於單顆200微法電容，因為多個小型元件可以分別靠近不同負載區域，縮短各自的供電距離，提高配置效率。

對於內埋元件而言，電氣性能之外，熱機械可靠度同樣是能否導入量產的重要關鍵。元件被樹脂、Prepreg及銅層包覆後，會與基板形成更緊密的複合材料系統。在層壓、回焊、高低溫迴圈、功率迴圈及長期高溫運行過程中，不同材料之間的熱膨脹係數（CTE）差異可能轉化為介面應力，並集中於端電極、封裝邊界、Microvia連接區、樹脂介面或內部芯子。

因此，智威科技從封裝階段即導入低機械應力及接近基板CTE的材料設計方向，希望降低內埋後因熱膨脹不匹配造成的介面應力風險。後續可靠度驗證將涵蓋TMA CTE量測、溫度迴圈、高溫儲存、層壓耐受性、吸濕與回焊、Microvia連接可靠度，以及截面與失效分析等項目。公司表示，只有當材料匹配設計與加速壽命資料相互印證，低應力封裝的產品概念才能進一步轉化為客戶可採信的可靠度證據。

面向AI/HPC市場，智威科技將未來競爭指標由單純的“容量密度”延伸至“電源傳輸密度”。對於內埋應用而言，最高容量並不必然代表最佳產品。如果提高容量必須大幅增加厚度，使電容無法放入關鍵位置，更高的微法數反而可能失去系統價值。相較之下，一顆220微法、0.8毫米厚、低ESR的MLPC，如果能夠配置在GPU真正需要的位置，其價值可能高於容量更大但只能放在較遠位置的元件。

為推動產品從元件走向Embedded Power Integrity Solution，智威科技規劃四個層級的開發與驗證路徑。第一層為電氣特性，包括容量、ESR、ESL、阻抗—頻率曲線、漏電流及溫度特性；第二層為材料與封裝，包括CTE、玻璃化轉變溫度、機械特性及吸濕性；第三層為內埋製造過程，包括腔體公差、層壓後的元件變形、樹脂填充、鐳射鑽孔、Via與電極對準、銅電鍍及截面完整性；第四層則為系統PDN驗證，通過測試載板或GPU/ASIC模擬板，比較純MLCC架構與MLPC加MLCC混合架構在負載瞬態、電壓降及阻抗曲線方面的表現，並量化可減少的MLCC數量與可釋放的表面空間。

鍾宇鵬最後表示，目前前兩層技術平臺已趨於穩定，後續內埋製造與系統PDN驗證則需要與基板、封裝及系統廠商展開跨產業合作。隨著相關制程、可靠度及系統性能資料逐步建立，超薄雙面電極MLPC有望從新型被動元件，進一步發展成為更容易導入客戶設計流程、具有系統驗證基礎的嵌入式電源完整性方案。

在AI GPU、AI ASIC與HPC系統持續提高電流密度、熱密度及佈局密度的背景下，電容未來的價值將不再只由標稱容量或單一ESR決定，而是取決於能否在有限體積、厚度與距離內，提供有效且低阻抗的電源支援能力。通過0.6至0.8毫米薄型化平臺、7343與3528產品組合、4.5至6毫歐低ESR目標、雙面端電極及低應力封裝設計，智威科技正嘗試推動電源傳輸由二維表面配置走向三維分層整合，為下一代高密度AI/HPC平臺提供新的電源設計路徑。