本文共1961字
台積電 CoWoS 訂單供不應求，先進封裝產能大爆滿，近期再度傳出蘋果（Apple）將採用同隸屬台積電先進封裝平台的 SoIC 技術，搭配2奈米製程，打造下一世代M系列晶片。不僅如此，台積電也積極研發 Hybrid bonding 技術，除鞏固晶圓代工霸主地位，也創造拓展更優異的晶片效能 。《經濟日報》整理台積電平台與技術資訊，供讀者參考比較。
許多人好奇，現在台積電先進封裝製程不是已經有 CoWoS 了嗎？為何還多了一個 SoIC？其實，主因就在於「異質整合」與「製程微縮」，為了延長晶片摩爾定律的「壽命」，並不斷突破新節點，將不同晶片透過封裝技術結合在一起達成異質整合，並再經過封裝堆疊實現製程微縮。而 SoIC 技術正好就能滿足這個過程。
SoIC 是什麼？
台積電多年前開始整合3D封裝平台，並分類為前端封裝（Front-end 3D）、後端封裝（Back-end 3D）兩類，SoIC （系統整合單晶片 ；System-on-Integrated-Chips）屬於前者，製程部分則可以說是 SoC（ System on Chip ）的演化版本。
與原先僅能將多元功能，整合到一塊晶片上不同，最簡單的說法就是， SoIC 能夠將功能、構造不同的「晶片」直接串接，進一步的減少線路布局所需要的空間與成本，晶片本身的傳輸效率也將跟著提高。
Hybrid bonding 將使台積電稱王？
要順利完成 SoIC 封裝，就要靠 Hybrid bonding（混合鍵合，又稱直接鍵合互連 ）關鍵技術的協助，與傳統3D IC 僅有的的矽穿孔（TSV）技術不同，簡單解釋，就是利用導電的介電材料，讓晶片間的小凸點（接點）接合間距更小，據悉，與傳統接合技術相比， 理想狀態下，Hybrid bonding 最多能使間距縮小至 1µm 以下。
而間距變小也同時意味著 I/O 接點的數量有望再增加（相同尺寸的晶片能夠容納更多接點），傳輸通道變多了，在效能部分，耗能變小、散熱功效更加優異，工法也能減少晶片堆疊間的厚度，整合 TSV 技術，能有效增加晶片間的傳輸速度與利用空間，更進一步推升晶片的算力極限。目前相關技術已整合至 CoWoS 和 InFO 製程成解決方案，且台積電在此技術上佔有領先地位。
SoIC 將取代 CoWoS 封裝地位？
SoIC 未來將負責蘋果下一代M系列晶片，並使用2奈米製程打造，有望讓晶片技術在得到進一步的發展，至於，原本就有的 CoWoS 先進製程是否會因此受到威脅呢？答案是完全不會！應該說兩種製程的技術內容本身就不會重疊，反而將會是相輔相成的情況。
我們熟知的 CoWoS 技術是將晶片、記憶體等元件，在中間夾上矽仲介版（Interposer），透過 TSV 連結，封裝到下層基板上技術，不僅加快封裝效率，也增加晶片空間利用與效能，不過，卻缺少異質整合部分，對此，SoIC 能夠將不同節點、製程的晶片堆疊連接（利用 Hybrid bonding 技術），同時滿足單靠 CoWoS 無法滿足的空間利用效果，也大幅增加整體晶片功效。
兩者較明顯的差異在於，SoIC為直接進行晶片與晶片連結，不僅接點介材與 CoWoS 的 Interposer 不同，也不需要依靠 TSV 串聯，也是因此，SoIC 才能在前期對晶片提供更多空間，也才能做出更小的晶片，並達成效能、算力的再提升。不過， SoIC 製程後續仍能透過 TSV 串聯其他基板，或與技術整合。
先進封裝大擴產 題材概念股、供應鏈吃香
台積電整合3D先進封裝製程，包含 SoIC、InFO 與 CoWoS，除了 CoWoS 接單、產能皆亮眼，輝達（NVIDIA）、超微（AMD）都是相關客戶，SoIC 技術也逐漸成熟且產能陸續擴產中，國際大廠看好後續發展， AMD 先前就曾找上台積電代工 MI300系列，近日，如蘋果（Apple）也提前替最新M系列晶片下單， 外傳 NVIDIA、博通等廠也正積極接洽中。
SoIC 技術發展並不是走在最前面，但外界預期有望比照 CoWoS 火熱程度，成為新的晶片大廠角力戰場，對此，台積供應鏈，以及相關設備廠如辛耘（3583）、萬潤（6187）、弘塑（3131）、志聖（2467）、均華（6640）、均豪（5443）直接受惠。而 Hybrid bonding 技術發展也帶起旺矽、鈦昇、梭特等廠商備戰。
（資料來源：記者尹慧中、張瀞文）
延伸閱讀
整理包／台積電搶親 FOPLP 掀起新熱潮 技術亮點、概念股有哪些？重點一次看
留言