打開 App

  • 會員中心
  • 訂閱管理
  • 常見問題
  • 登出

台積電攻 AI 商機再下一城 協同創意拿下記憶體廠訂單

提要

揮軍高頻寬記憶體關鍵元件 協同旗下創意拿下DRAM大廠訂單 將採12奈米、5奈米生產

台積電。路透
台積電。路透

本文共858字

經濟日報 記者蘇嘉維/台北報導

台積電(2330)搶攻AI商機再下一城,繼獨家代工輝達(NVIDIA)、超微(AMD)等科技巨頭AI晶片之後,傳出協同旗下特殊應用IC(ASIC)設計服務廠創意(3443),揮軍AI伺服器必備的高頻寬記憶體(HBM)關鍵周邊元件有成,攜手取得下世代HBM4關鍵的基礎介面晶片(base die)大單。

台積電與創意向來不對訂單動態置評。法人指出,AI需求強勁,不僅高速運算(HPC)相關晶片炙手可熱,HBM需求同步強強滾,成為市場新商機,吸引SK海力士、三星、美光等三大記憶體晶片廠積極投入,在AI引擎催動下,現階段HBM3/HBM3e等HMB產能正處於供不應求盛況。

HBM4發展概況
HBM4發展概況

隨著AI晶片製程明年進入3奈米世代,現有HBM3/HBM3e礙於容量及速度限制,恐導致新一代AI晶片無法發揮最大算力,三大記憶體晶片廠不約而同拉高資本支出,開始投入下世代產品HBM4研發,目標2025年底量產,2026年放量出貨。

記憶體晶片廠開始鑽研下世代HBM4研發之際,半導體標準化組織JEDEC固態技術協會也忙著制訂HBM4相關新標準,並傳出JEDEC將放寬HBM4的堆疊高度限制到775微米,代表原先必須使用的混合接合先進封裝技術可延後到下一代HBM規格再使用。

業界推測,HBM4最大轉變除了堆疊高度增加到16層DRAM堆疊之外,為了增加頻寬傳輸速度,HBM底部還需要加上邏輯IC,成為新一代HBM4最大變革,亦可能是JEDEC放寬堆疊高度限制的原因之一,而這顆至為關鍵的邏輯IC即基礎介面晶片。

業界傳出,創意已經順利拿下DRAM大廠在HBM4的關鍵基礎介面晶片委託設計案訂單,預期最快明年設計定案,將依高效能或低功耗不同,分別採用台積電12奈米及5奈米生產,預期下半年委託設計(NRE)開案將明顯貢獻營收,搶進HBM供應鏈。

另一方面,進入HBM4世代後,使用的基礎介面晶片需再度微縮以增加電晶體容量,業界研判,後續可望有更多記憶體廠將基礎介面晶片交由創意及台積電量產,創意未來潛在獲利空間大幅看增。


延伸閱讀

多重利多帶動下 創意今年拚賺三股本

※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結;未經授權,請勿複製轉貼文章內容

延伸閱讀

上一篇
颱風假第2天是否開門營業 遠東SOGO、 新光三越宣布了
下一篇
日月光上季 EPS 1.8元 毛利率衝高

相關

熱門

看更多

看更多

留言

完成

成功收藏,前往會員中心查看!