本文共542字
聯電與全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)今(1)日共同宣布以Cadence Integrity 3D-IC平台為核心的3D-IC參考流程，已通過聯電晶片堆疊技術認證，助力產業加快上市時間。
聯電的混合鍵合解決方案已準備就緒，可整合廣泛、跨製程的技術，支援邊緣人工智慧(AI)、影像處理和無線通訊等終端應用的開發。
推薦
雙方這次在晶圓對晶圓堆疊技術上的合作，採用聯電40奈米低功耗(40LP)製程，以Cadence Integrity 3D-IC平台驗證該設計流程中的關鍵3D-IC功能，包括系統規劃和智能凸塊(bump)的創建。
Cadence的Integrity 3D-IC平台為業界首創的全面3D-IC解決方案，可將系統規劃、晶片與封裝實現以及系統分析整合在單一平台上。
聯電元件技術開發及設計支援副總經理鄭子銘表示，「過去一年，客戶在不犧牲設計面積或增加成本的情況下，尋求設計效能的提升方法，讓業界對3D-IC解決方案的興趣大為提升」。
鄭子銘說，「成本效益和設計可靠度的提升是聯電混合鍵合技術的兩大主軸，同時也是與Cadence合作所創造的成果與優勢，未來將可讓共同客戶享受3D設計架構所帶來的優勢，同時大幅減省設計整合所需時間」。
※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結；未經授權，請勿複製轉貼文章內容
留言