趨勢觀察／整合製程協作平台 晶片新利器

半導體設備大廠應用材料（Applied Materials）指出，在AI帶動算力與能耗齊升的趨勢下，先進封裝與異質整合將成為延伸摩爾定律的關鍵路徑。公司憑藉聖他克拉EPIC Center與新加坡EPIC-P的全球研發網路，把共研、試製與量產放在同一張桌上，將整合式製程解決方案轉化為客戶的能效與良率優勢，台灣被視為推動創新的戰略樞紐與落地節點。

專有技術 拚能效良率

應用材料異質整合事業部業務負責人Manish Ranjan表示，當先進節點微縮周期拉長且成本攀升，先進封裝已成為產業的第二條成長曲線。應用材料把關鍵製程整合成一套「從研發到量產」的方案，包含薄膜沉積（PVD）、圖形化／蝕刻、銅填充與精密拋光（CMP），並推出混合鍵合（HybridBonding）設備，讓晶片之間用更短、更密的連線互相傳輸資料，耗電明顯下降。

以每比特（bit）資料耗電來看，傳統打線封裝約需10皮焦耳（picojoule），翻晶（flip-chip）約1皮焦耳，混合鍵合可降至約0.05皮焦耳，等於比傳統方式省電約200倍；同時透過製程一體化維持量產一致性與良率，把技術進步直接轉化為客戶更低的能耗成本與更快的上市時程。

Ranjan指出，AI伺服器與邊緣推論正推動3D堆疊、高頻寬記憶體（HBM）與小晶片（Chiplet）普及，HBM的拐點已重塑記憶體競局，市場出現逾六成市占的領先者個案，chiplet模組化則壓縮設計到上市時程並優化成本結構。應用材料觀察到大型AI晶片的單片可切割顆數已由上一代約25至30降至現行約九顆，未來可能至四顆，客戶因此轉向方形或長方形的大面積形制與面板級封裝以放大經濟規模並維持供應彈性。

他說，在載板與面板級製程上，應用材料前段製程專有技術帶到後段，導入乾式製程與直接寫入微影以處理晶粒位移與對準，配合粒子與翹曲控制降低缺陷密度。隨線寬線距由10/10微米邁向5/5並挑戰小於2/2，玻璃核心載板因剛性、熱膨脹係數與訊號損耗優勢受到積極評估，相關量測與測試方案一站式納入，縮短導入時間並提升量產確定性。

在地串接 強化競爭力

Ranjan進一步說明了技術與商轉的時間表。2023年至2027年將見到3D邏輯堆疊擴大應用，HBM廣泛採用熱壓鍵合，NAND朝晶圓對晶圓前進，多型態中介層與載板並行微縮。2030年後先進載板與矽光子可望進一步商轉，封裝不再只是成本項，而是系統效能與能效的戰略槓桿。

協作平台是應用材料的經營槓桿。公司以EPIC與EPIC-P為節點，把材料供應商、設備夥伴與終端客戶納入同一節奏的共研流程，前移規格定義與製程開發，透過試製與量產聯動降低開發風險並加速商業化。台灣完整的供應鏈密度與快速迭代能力，結合在地團隊與國際實驗室網路，可把先進封裝量產所需的製程、材料、量測與良率能力在地串接，強化全球交付韌性。

面對半導體邁向1兆美元規模的窗口期，應用材料以協作為核心的經營模式與整合式產品組合，將能效、良率與上市時程轉化為客戶競爭力，在AI拐點上開啟先進封裝的多波成長。