打開 App

  • 會員中心
  • 訂閱管理
  • 常見問題
  • 登出
bell icon
notice-title img

當 AI 造假成本趨近於零、AI 犯罪如影隨形,法律發展能否趕上科技?

【 AI 社會新挑戰】專題報導,解析 AI 時代的機會與威脅!



不再顯示
notice-title img

當 AI 造假成本趨近於零、AI 犯罪如影隨形,法律發展能否趕上科技?

【 AI 社會新挑戰】專題報導,解析 AI 時代的機會與威脅!



不再顯示

整理包/摩爾定律不死!「埃米級戰爭」誰稱王?台積電獨家「超級電軌」搭晶背供電黑科技一文看懂

台積電攻晶圓背面供電技術,也被視為公司最新黑科技。 路透
台積電攻晶圓背面供電技術,也被視為公司最新黑科技。 路透

本文共2472字

經濟日報 新聞部新媒體中心/編輯徐建峰整理

台積電今(2024)年北美技術論壇發表A16製程,進軍埃米級晶片,將運用「超級電軌」架構,預期能大幅提升晶片效能外,還能在延續 摩爾定律 小詞典 摩爾定律 摩爾定律(Moore's Law)由英特爾(Intel)名譽董事長高登.摩爾(Golden Moore)經過長期觀察後於1965年提出,後續成為業界常見的參考資訊。 內容指出一個尺寸相同的晶片,在售價相同的情形下,所容納的電晶體數量,因製程技術的提升,每18個月會加倍,但售價相同。 該定律在過去30年推動IC設計發展,不過,隨IC尺寸越來越小,不少人擔心「物理上」的的極限恐怕將在不久後到來,甚至有人脫口「摩爾定律已死」的概念。 前提下,繼續打造更微小晶片,其中,「晶背供電方案」更被視為台積電最新黑科技,有望在下一階段埃米級戰爭中取得領先優勢,而不少國際大廠也正投入布局,對此,《經濟日報》整理相關資訊,供讀者參考比較。

根據台積電官網資訊指出,目前研發中的A16製程是下一代的奈米片(Nanosheet)電晶體技術,並採用獨家「超級電軌」技術( SPR ;Super Power Rail),其中,包含背面供電解決方案。

一、晶背供電是什麼?

由於原先技術利用後段製程,在 矽晶圓 小詞典 矽晶圓 矽晶圓是半導體的原始材料。在製作晶圓的過程中,必須先將二氧化矽經過純化、熔解、蒸餾、長晶等程序,製成矽晶棒。矽晶圓廠再將這些矽晶棒進行研磨、拋光和切片等程序,以製成矽晶圓片。之後,透過導入、顯影、蝕刻等手續後,便可以製成晶圓。積體電路(Integrated Circuits, IC)是晶圓加工後分割而成,經過封裝可以製成通用的電子元件,也常被稱做晶片。同一製程的晶圓,尺寸變大,可裁切出來的晶片數量會增加,進而符合晶圓廠商的成本效益。 正面進行 IC 等元件堆疊,相關電源線、訊號線亦是如此,不過,隨著層數越多,除了晶片本身的散熱問題會被更加凸顯外,供電系統進入後段製程複雜度增加,同時,也會有 IR壓降(IR Drop)升高的風險,若IR壓降無控制,嚴重恐導致晶片出「Bug」,不僅如此,大部分元件集中在正面,也無助於進一步縮減晶片尺寸。

對此,晶圓背面供電( BSPDN ;Backside power delivery networks ),就是把配電網路(PDN)移到晶圓「背面」,以台積電 SPR 架構說明,利用示意圖紅區圖示中 「VB」(通孔接觸;通常指矽穿孔(TSV)),透過埋入式電源軌 ( BPR;Buried Power Rail),將電源傳至電子元件、前端IC等,此模式相較正面透過VD(導線)連接,可在晶圓正面釋出更多訊號網路的布置空間,藉以提升邏輯密度和效能,同時也能減低 IR Drop,整體製作過程良率也會較其他方案來的高一些 。

台積電A16製程晶背供電方案示意圖。經濟日報/製圖
台積電A16製程晶背供電方案示意圖。經濟日報/製圖

二、超級電軌架構 顯優勢

套用在產品A16製程上,結合2奈米的奈米片電晶體,根據台積電提供數據指出,速度將提升8至10%,功耗降低15至20%,晶片密度則提升至最高1.1倍,預期2026年就會正式投產。台積電亞太業務處長萬睿洋先前曾在技術論壇上喊出「3D封裝達到超過1兆個電晶體」也將不再是夢。

此外,台積電說明,自家獨特的 backside contact 技術,能夠維持與傳統正面供電下相同的閘極密度(Gate Density) 、布局版框尺寸(Layout Footprint)和元件寬度調節的彈性,因此可以提供最佳的密度和速度上的優勢,這也是業界首創的技術。

三、背面電軌成顯學 半導體巨頭搶進布局

推進晶片技術節點,不僅台積電磨刀霍霍,國際研究中心比利時微電子研究中心(imec)、英特爾(Intel)、三星(Samsung)都推出新架構、技術,並著墨背面電軌技術,尤其 Intel、 Samsung,更誓言要在這領域彎道超車穩坐晶圓代工霸主台積電。

四大晶片供電技術比較。經濟日報/製圖
四大晶片供電技術比較。經濟日報/製圖

  • imec

    imec 算是領先其餘三廠,攜手安謀(Arm),在2022年 IEEE 國際超大型積體電路技術研討會(VLSI Symposium)中,發表 BSPDN 相關技術,透過 BPR 以及奈米級矽穿孔(nTSV)連接、分離電源與訊號源,此技術不僅不會占用標準單元空間,也不會損害電晶體性能。

  • Intel

    作為老牌國際晶片大廠的英特爾不落人後,今(2024)年2月率先發表未來四年5節點計畫,其中,就包含搭載晶背供電技術的20A、以及18A製程,前者今年就可拚量產,18A則預估明年投產。

    英特爾技術與台積有所不同的地方在於,英特爾並未發展 BPR ,而是直接以 nTSV 將訊號源傳至前方 ,並稱在技術上能達到完全將電源、訊號源分離,既不會產生干擾及減少布線成本和空間,也能降低耗能。

  • Samsung

    當所有人都在布局下一代新節點,理所當然的也不會獨漏三星,公司近期在三星晶圓代工論壇」(SFF)上揭示新的晶圓代工方案,其中包括含有 BSPDN 的 SF2Z,以及 SF1.4製程,根據三星指出,前者最快明(2025)年就可以投產。

    三星發表最新製程,其中包含晶背供電方案晶片,最快2025年就可投產。圖/取自三星...
    三星發表最新製程,其中包含晶背供電方案晶片,最快2025年就可投產。圖/取自三星官網

    四、國際大廠躍躍欲試 晶背供電仍存疑慮

    若實現晶圓背面供電技術的運用,對於晶片技術節點無疑是一大躍進,不僅進一步推升邏輯IC等晶片的升級布置,增加更多空間與效能,因為金屬布線減少,取而代之的金屬層,將能有效降低功耗,此外,IR壓降所需耗費的解決成本降低,未來晶片方案相較之下將更有優勢。

    不過,隨之而來的問題也是顯而易見的,首先,跨足晶圓背面,在技術工藝上算是一展新突破,然而在遇到散熱問題時,是否也有相關的配套解法?以及,散熱解決方案技術是否也能進入晶圓背面仍是未知數,倘若問題沒有得到解決,晶片恐面臨良率、效能降低等潛在風險。

    第二,新方案有新技術,部分方案中將導引金屬層置於晶圓背面,排除製程技術障礙,卻仍有可能因為晶圓背面供電網路形成拉應力作用,致使金屬層剝離,同時,晶背供電的要點之一就是薄化基板,供應鏈、技術是否跟得上,良率測試等等...,都仍待進一步的規劃與研發探討。

    五、全球供應鏈準備好了嗎?

    SEMI估今明年全球半導體晶圓廠產能估增6%到7%。(路透)
    SEMI估今明年全球半導體晶圓廠產能估增6%到7%。(路透)

    作為晶圓代工龍頭,台積電挾技術優勢,有望在這波競爭中取得優勢,台積電供應鏈有望跟上這波商機領軍起飛。為了穩定分離電源和訊號源,相關阻絕材料就變得越發重要,而中砂握有相關材料製程技術,可以有效發揮在這方面之上。

    台積電設備廠天虹則是在半導體相關耗材上有所著墨,連帶相關產業如萬潤、亞翔、聖輝、盟立、志聖,以及老面孔如弘塑、家登、帆宣、京鼎等廠皆望受惠。

    此外,昇陽半導體很早就打入先進製程、CoWoS 供應鏈,昇陽半有望透過未來發展晶背供電技術所需晶圓薄化打磨技術攻入產業鏈,接單再下一城。

    至於,英特爾、三星也致力發展相關技術,其中,英特爾台廠供應鏈中,IP廠世芯、代工廠日月光,也有望搭上這股未來式商機,後市跟著看俏。


    延伸閱讀

    整理包/美中科技戰再升溫 美擬限制GAA技術輸陸!GAA是什麼?會重創大陸 AI 晶片布局與發展?

    整理包/先進封裝成兵家必爭之地!台積電矽光子進度大躍進 2026年整合 CoWoS、CPO

    整理包/不只輝達、超微!一表看這些國際大廠為何「明知山有虎」卻仍落地台灣?四大優勢、隱憂一次看

  • ※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結;未經授權,請勿複製轉貼文章內容

    上一篇
    浪費?美晶片補貼生變 準川普政府高層揚言要仔細審查
    下一篇
    2024供應鏈管理論壇 董座魏哲家:台積成功有兩關鍵

    相關

    熱門

    看更多

    看更多

    留言

    完成

    成功收藏,前往會員中心查看!