突破 AI 算力頻寬與功耗危機 恩萊特提光電協同設計解決方案

在全球 AI 算力需求呈現指數級增長下，資料中心正面臨嚴峻的能耗挑戰 。恩萊特科技總經理蘇正宇日前受邀出席由 TrendForce 舉辦的「AI核心驅動全球半導體競局」研討會。會中深入剖析台灣矽光子供應鏈優勢，並針對高階光電協同設計提出完整的自動化 EDA 解決方案。

■AI 算力面臨雙重瓶頸，CPO 成為 1.6T+ 關鍵主流路徑

蘇正宇總經理指出，在百萬 GPU 叢集的規模下，光模組的功耗高達約 180MW，佔據了系統總功耗的 30% 以及網路功耗的 86%。此外，銅走線在 400G/lane 以上面臨嚴峻的物理極限挑戰，傳統 DSP 補償的效益也逐漸遞減 。在業界尋求突破的過程中，相較於 LPO 等方案，光電共封裝（CPO）正被廣泛視為邁向 1.6T 以上速率的關鍵主流路徑。透過 CPO 技術，每 800G 埠的功耗有望大幅降低 65-73%，能量效率預期獲得 3-20 倍的改善，頻寬密度更能獲得 10-20 倍的提升，為系統帶來顯著的跨越。

■解析 CPO 五大設計挑戰，提出一站式光電協同設計流程

目前 NVIDIA、Broadcom 等領導廠商皆已積極佈局 CPO 光學互連，先進封裝平台。然而，CPO 設計正面臨熱管理、良率複合效應、異質整合封裝、III-V 族雷射耦合，以及複雜的訊號與電源完整性（SI/PI）等五大實務挑戰。

為協助客戶跨越技術門檻，恩萊特科技正式提出Siemens EDA 結合之光半導體的互補工作流程 。在電子端（EIC），透過 Siemens EDA 提供包含 Calibre 3DSTACK（多晶粒物理驗證）、Calibre 3DThermal（封裝熱分析）、Innovator3D IC（異質整合規劃）與 HyperLynx（SI/PI）等工具解決封裝與熱分析難題 。在光子端（PIC），則導入之光半導體的 PIC Studio 光子全流程工具。其中的 pSim Plus 具備原生的光電（E-O-E）系統級協同模擬能力，有效改善過去需依賴外部橋接工具的繁瑣流程，搭配 PhotoCAD 的先進自動繞線功能，顯著加速跨晶粒與跨製程的設計收斂 。

■把握 2026 量產窗口，助力台灣邁向光電島

台灣具備能在方圓百公里內完成從晶圓、PIC/EIC 代工、先進封裝到系統整合的 CPO 垂直供應鏈潛力 。恩萊特科技總經理蘇正宇於會中表示， CPO 不再是「是否」的問題，而是「何時」，答案已經是現在。恩萊特科技致力於為台灣科技產業創造價值，透過從設計到製造的完整解決方案，大幅降低客戶跨入光子設計的進入門檻 。未來，恩萊特科技將持續深化推動 PDK與在地技術諮詢培訓服務，協助台灣設計、晶圓代工與封裝廠佈局量產窗口，全力支持台灣半導體生態系從「矽島」邁向「光電島」。